对标英伟达NVQLink，中器无量打通打通实时量子纠错数据通道，量子与AI融合向底层推进
量子计算的下一场竞争，可能发生在量子处理器之外。
当一台量子计算机需要根据测量结果决定下一步操作，数据能否及时送到GPU、算法能否快速给出判断，就会影响整个系统的运行效率。量子硬件与经典算力之间的连接，正在成为新的技术焦点。英伟达推出NVQLink，瞄准的正是量子处理器与加速计算之间的协同需求。
国内团队也在这一方向给出了新方案。
近日，中器无量联合中移动、中电科、上海交通大学、中国科学院上海光学精密机械研究所等机构的研究人员，提出面向中性原子量子计算的FPGA–GPU异构实时纠错解码架构。相关论文已在arXiv公开。
这项研究公布了一个微秒级数据：在32 B数据包条件下，FPGA与GPU双向通信合计延迟约为2.72微秒。
作为参照，英伟达官方技术博客披露，NVQLink在基于以太网RDMA的通信回环测试中，平均延迟为3.84微秒。此次研究公布的延迟数值更低。需要说明的是，两项结果采用不同互联架构和测试条件：前者是特定数据包下的PCIe直连通信结果，后者是以太网RDMA回环测试结果，不能由此判断整体系统性能高低。
对中器无量及合作团队而言，2.72微秒的意义在于：围绕量子测控与GPU之间的数据交互，团队给出了一套可测量、可迭代的架构方案，并将AI解码引入处理流程。
根据论文作者对已有研究的梳理，这是首个公开报道的面向中性原子平台、集成前端读出与GPU解码的此类异构实时纠错解码架构。
量子计算要跑起来，离不开经典算力
量子计算机需要经典计算系统持续配合，这或许是外界容易忽略的一面。
量子比特容易受到噪声干扰。为了识别错误，系统需要反复收集测量信息，再由经典算法推断可能发生了什么、后续应如何处理。这一过程被称为“解码”。
问题在于，量子计算不能一直等。
对于部分需要根据测量结果调整后续操作的任务，如果解码结果来得太晚，量子电路就可能停下来等待；如果数据产生的速度持续快于处理速度，待处理任务还会不断积压。
这使得实时纠错成为一项系统工程：既要有识别错误的算法，也要有足够快的数据采集、传输和计算流程。GPU的并行计算能力可以用于加速解码，但前提是，数据必须及时送到GPU。
此次研究将前端图像处理与GPU解码连接起来。FPGA负责整理测量信息，GPU负责运行解码算法，两者通过基于PCIe的GPUDirect RDMA路径交换数据。
通俗地说，团队为FPGA与GPU建立了一条更直接的数据通道：FPGA可以将数据写入GPU显存，减少主机内存中转和CPU参与的数据复制，让测量信息更快进入计算环节。
研究针对每种数据包大小进行了10,000次独立传输测试。结果显示，在32 B至1 KB的数据包范围内，FPGA至GPU、GPU至FPGA两个方向的单向传输延迟均低于2微秒，其中32 B数据包的双向通信合计延迟约为2.72微秒。
当解码算法越来越快，数据传输就不能成为等待的来源。压缩这一环节的开销，意味着能够为后续解码和控制留出更多时间。
从一条高速通道，到一套可迭代的架构
对于仍在快速演进的量子计算产业，速度之外，灵活性同样重要。
目前，量子纠错存在多种技术方案。随着量子处理器规模扩大、错误特征变化，解码算法也需要持续调整。如果每更换一次算法，都要重新设计大量硬件逻辑，系统迭代的成本和周期就会增加。
中器无量及合作团队采用的方案，是让FPGA承担前端处理，把核心解码任务放在GPU侧。相较于将特定解码算法主要实现在FPGA硬件逻辑中的方案，GPU侧解码可以通过软件更新或替换算法，减少对硬件逻辑重新设计的依赖。
论文评估了三种代表性组合：重复码与查找表解码、色码与BP-OSD解码，以及旋转表面码与AI解码，考察不同任务下的解码准确率与处理延迟。
中性原子平台的时序特点，为这种设计提供了空间。当前相关实现中的纠错周期通常处于毫秒量级，相比超导平台常见的微秒级节拍，经典处理拥有更宽的时间窗口，可以探索更多硬件与算法组合。
这也使研究团队有机会在速度、准确率和灵活性之间寻找更合适的平衡，为未来更大规模的纠错任务做准备。
AI参与量子计算的底层纠错
量子与AI的结合，常被讨论为“量子计算能否加速AI”。但在当前阶段，另一个方向已经进入研究者视野：AI能否先帮助量子计算机更可靠地运行？
此次研究将Transformer结构的AI解码器部署到GPU处理流程中，利用测量记录在不同位置、不同时间之间的关联，辅助判断可能发生的错误。
在论文测试范围内，该AI解码器的逻辑错误率低于未采用相关性重加权的标准最小权完美匹配基线，展示了AI辅助量子纠错的潜力。
这是一次具体的AI for Quantum探索：让AI参与量子计算系统的底层优化。从更广的视角看，它也是AI4S——人工智能驱动科学研究——在量子计算领域的应用方向之一。
结合读出与数据传输环节的硬件实测，以及电路级噪声模拟生成的综合征数据解码评估，在码距为7的旋转表面码、AI解码器配置下，团队得到的平均开环处理延迟约为0.76毫秒，与中性原子平台的毫秒级纠错周期相兼容。
这一结果从荧光曝光结束算起，到解码结果在解码器输出端可用为止，涵盖读出、前端处理、数据传输和解码等环节，并非AI模型单独的推理耗时。它为后续接入控制系统、实现闭环反馈提供了性能依据。
量智融合，需要先解决系统协同
从产业角度看，这项工作折射出量子计算研发的一项变化：竞争正在从单一器件、单项指标，延伸到量子硬件、经典算力和算法如何共同工作。
中国移动、中国电科相关研究所，以及高校和科研院所研究人员的参与，也让通信、测控、计算与算法等能力在同一项研究中汇合。
对中器无量而言，此次成果展示的是将前端读出、低延迟互联和多类解码算法纳入统一流程的系统能力。这类能力需要在硬件搭建、软件部署和反复测试中逐步积累，也是量子设备走向实际部署需要建立的工程基础。
未来，量子计算设备若要进入算力中心，需要与GPU、经典控制系统及软件平台协同运行。此次研究探索的低延迟互联与AI辅助解码，有望为量智融合数据中心中的量子—经典交互，以及量子人工智能等混合计算任务积累底层能力。
目前，相关成果集中在开环原型和性能评估，团队仍需推进实验测量与反馈控制的进一步集成。从微秒级数据传输到毫秒级纠错处理，中器无量与合作机构正在围绕量子计算的系统运行问题，补齐关键的一环。
资料来源：
《An Architecture for Real-Time Quantum Error Correction with Neutral Atoms》，arXiv预印本。
英伟达官方技术博客《NVIDIA NVQLink Architecture Integrates Accelerated Computing with Quantum Processors》，2025年11月17日。
（免责声明：此文内容为本网站刊发或转载企业宣传资讯，仅代表作者个人观点，与本网无关。仅供读者参考，并请自行核实相关内容。）